

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-297404

(43)Date of publication of application : 12.11.1993

(51)Int.Cl.

G02F 1/136

(21)Application number : 04-098171

(71)Applicant : SHARP CORP

(22)Date of filing : 17.04.1992


(72)Inventor : KAWAI KATSUHIRO
KATAYAMA MIKIO
OKAMOTO MASAYA
BAN ATSUSHI
NAKAZAWA KIYOSHI
KAJITANI MASARU

(54) ACTIVE MATRIX SUBSTRATE

(57)Abstract:

PURPOSE: To prevent a defect due to the breaking of a signal line by providing a conductive film which is electrically connected through a through hole formed in an insulating film.

CONSTITUTION: On a glass substrate 2 as an insulating substrate, plural scanning lines 10 and plural signal lines 20 are provided in a grid shape at right angles to each other. Under the signal lines 20, the conductive film 21 is provided except at places of intersections with the scanning lines 10 across the gate insulating film. On the conductive film 21, the gate insulating film is partially etched and removed nearby the arrangement positions of TFTs 30 in rectangular areas arranged on pixel electrodes 40 and corner parts along the signal lines 20 different from corner parts where the TFTs 30 are arranged in the areas form two through holes 22; and the conductive film 21 is electrically connected to the signal lines 20 laminated on the conductive film 21 through the through holes 22.



LEGAL STATUS

[Date of request for examination]

26.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2800958

[Date of registration]

10.07.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

CLAIMS

[Claim(s)]

[Claim 1] An insulating substrate, and two or more scanning line and two or more signal lines which were prepared by intersecting perpendicularly mutually on this insulating substrate so that it might become grid-like, The picture element electrode arranged, respectively in the field surrounded with each scanning line and each signal line, The switching element electrically connected to each picture element electrode, and the one scanning line and one signal line close to each picture element electrode, respectively, The active-matrix substrate possessing the electric conduction film electrically connected through the through hole which the laminating is carried out at least under this signal line except for a part for an intersection with this scanning line through much more insulator layer, and was formed in this insulator layer.

[Claim 2] Said electric conduction film is a active-matrix substrate according to claim 1 currently formed with the same ingredient as said scanning line.

[Claim 3] Said signal line is a active-matrix substrate according to claim 1 currently formed with the transparence electric conduction film.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the active-matrix substrate which performs a display in more detail by impressing a driving signal to the picture element electrode for a display through a switching element about the structure of the active-matrix substrate for indicating equipments of arranging the picture element electrode for a display in the shape of a matrix, and performing a high density display.

[0002]

[Description of the Prior Art] In a liquid crystal display, EL display, and a plasma display, the display pattern is formed on a screen by choosing and carrying out light modulation of the display picture element arranged in the shape of a matrix. It arranges so that light modulation may be carried out with the picture element electrode with which each picture element became independent, respectively as a method in the case of choosing and carrying out light modulation of the display picture element, and since the display of high contrast [method / which connected the switching element to each of each picture element electrode / active-matrix drive] is possible, it is put in practical use by the liquid crystal television, the word processor, the terminal display of a computer, etc. Generally as a switching element which carries out the selection drive of the picture element electrode, a TFT (Thin Film Transistor) component, an MIM (metal-insulator layer-metal) component, an MOS transistor component, diode, a varistor, etc. are used. On both sides of display media,

such as liquid crystal, EL luminous layer, or a plasma emitter, the display medium by which a counterelectrode intervenes between them by carrying out opposite arrangement and switching the electrical potential difference impressed to each picture element electrode is modulated optically, and, as for each picture element electrode in a active-matrix substrate, the optical modulation is checked by looking as a display pattern.

[0003] Drawing 7 shows an example of the conventional active-matrix substrate. Moreover, drawing 8 shows the view sectional view in the E-E line of drawing 7. On the glass substrate 52 which is an insulating substrate, as shown in drawing, it intersects perpendicularly mutually and the active-matrix substrate 50 of this conventional example is formed so that two or more scanning lines (gate bus line) 60 and two or more signal lines (source bus line) 70 may become grid-like through gate dielectric film 62 (refer to drawing 8). The picture element electrode 90 is arranged in each field of the shape of a rectangle surrounded with each scanning line 60 and each signal line 70. TFT80 as a switching element is formed in the corner in each field, respectively. And TFT80 is electrically connected to the one scanning line 60 and one signal line 70 close to each picture element electrode 90 and each picture element electrode 90 in this field in which TFT80 was arranged, respectively. From the scanning line 60, the offset 61 has branched towards the picture element electrode 90, and let the location of the point approach of this offset 61 be a gate electrode in TFT80 as a switching element.

[0004] The signal line 70 has two-layer structure with the upper layer 73 which is an ingredient which is different in a lower layer 71 and this lower layer 71, and was formed with the same electric conduction film as the picture element electrode 90.

[0005] In such a active-matrix substrate 50, after carrying out patterning of the lower layer 71 in a signal line 70, the upper layer 73 is formed by leaving and carrying out patterning of the conductor film which forms the picture element electrode 90 also on the lower layer 71 of the scanning line 60 and a signal line 70.

[0006] The lower layer 71 in a signal line 70 has a possibility of disconnecting according to a certain cause, in the manufacture process of a active-matrix substrate. However, since the upper layer 73 of the conductor film is formed on it also when a lower layer 71 is disconnected by making a signal line 70 into two-layer structure in this way, there is no possibility of dividing electrically as a signal line 70, and it may function as a signal line. When the signal line which supplies a signal to a picture element electrode when a signal line is structure much more is disconnected according to a certain cause in a manufacture process, the signal which should be given essentially is not inputted into in advance, but it is recognized as a line defect on a display as a result from the open-circuit part. Such a line defect spoils the grace as a display remarkably, and poses a big problem, in view of the viewpoint of a product step stop. However, an open circuit of a signal line 70 is prevented by making a signal line 70 into two-layer structure as mentioned above.

[0007]

[Problem(s) to be Solved by the Invention]

In such a active-matrix substrate, the transparence electrical conducting material (ITO and SnO₂ grade) which constitutes the picture element electrode 90 is used as the upper layer 73 of a signal line 70. Since such a transparence electrical conducting material is not low resistance extremely, it is usually useful as a cure against an open circuit of the scanning line 60 and a signal line 70. However, if the insulating substrate 52 is enlarged in order to enlarge a display, since the scanning line 60 and a signal line 70 will also become long, delay of a signal becomes a problem. in order that delay of a signal may be dependent on resistance and capacity of the scanning line 60 and a signal line 70 -- as the ingredient of the scanning line 60 and a signal line 70 -- more -- low -- a thing [****] is desired.

[0008] By solving the trouble of the above-mentioned conventional technique, this invention has the purpose in offering a more nearly high-definition active-matrix substrate by lowering resistance of the scanning line and a signal line while it heightens further the effectiveness of preventing the defect by open circuit of a signal line.

[0009]

[Means for Solving the Problem] Two or more scanning line and two or more signal lines which were mutually prepared by intersecting perpendicularly so that the active-matrix substrate of this invention might come grid-like on an insulating substrate and this insulating substrate, The picture element electrode arranged,

respectively in the field surrounded with each scanning line and each signal line, The switching element electrically connected to each picture element electrode, and the one scanning line and one signal line close to each picture element electrode, respectively, Except for a part for an intersection with this scanning line, the laminating is carried out under this signal line through much more insulator layer at least, it comes to provide the electric conduction film electrically connected through the through hole formed in this insulator layer, and the above-mentioned purpose is attained by that.

[0010] Preferably, said electric conduction film is formed with the same ingredient as said scanning line.

[0011] Preferably, said signal line is formed with the transparence electric conduction film.

[0012]

[Function] Also when a signal line is disconnected by a certain cause in the active-matrix substrate of this invention, since it lets the through hole formed in the insulator layer pass on the electric conduction film by which the laminating was carried out through the insulator layer under this signal line and transmitted to it, the signal transmitted with the signal line does not have a possibility that the line defect by open circuit of a signal line may occur. as the electric conduction film -- low -- by choosing an ingredient [****], it becomes possible to lower resistance of a signal line.

[0013]

[Example] Hereafter, the example of this

invention is explained. On the glass substrate 2 which is an insulating substrate, as shown in drawing 1, it intersects perpendicularly mutually and this invention active-matrix substrate is formed so that two or more scanning line (gate bus line) 10 and two or more signal lines (source bus line) 20 may become grid-like. The picture element electrode 40 is arranged in each field of the shape of a rectangle surrounded with each scanning line 10 and each signal line 20. In the corner in the field where each picture element electrode 40 has been arranged, the offset 11 which extends towards the picture element electrode 40 from the scanning line 10 has branched, and TFT30 as a switching element is formed in the corner of each field so that the part of the point approach of this offset 11 may become each gate electrode of TFT30. And each TFT30 is electrically connected also to the signal line 20 close to each picture element electrode 40 and each picture element electrode 40 in this field in which TFT30 was formed, respectively.

[0014] In the bottom of a signal line 20, except for the part which intersects the scanning line 10 as shown in drawing, it is prepared so that the electric conduction film 21 may be in this signal line 20 and a laminating condition on both sides of gate dielectric film 12. And this electric conduction film 21 is set in the near section of the TFT30 arrangement location in the rectangle-like field to which the picture element electrode 40 has been arranged, and the section near the corner which met a different signal line 20 from the corner in which TFT30 in the field was arranged.

Some gate dielectric film 12 on this electric conduction film 21 is removed by etching, two through holes 22 are formed, and it connects electrically through each through hole 22 in the signal line 20 by which a laminating is carried out on the electric conduction film 21. In such a active-matrix substrate of a configuration, while becoming possible to save an open circuit of a signal line 20, it becomes possible to lower resistance of the whole signal line 20.

[0015] The fabrication sequence of the active-matrix substrate of such a configuration is explained. First, the scanning line 10 is formed on the glass substrate 2 which is an insulating substrate. The insulator layer of Ta₂O₅ grade may be formed in the front face of a glass substrate 2 as base coat film. subsequently, a glass substrate 2 top -- comparatively -- low -- the laminating of the aluminum which is an electrical conducting material [****] was carried out to band-like using the sputtering method, patterning of this was carried out, and the electric conduction film 21 was formed. As electric conduction film 21, it may change to aluminum and low resistance electrical conducting materials, such as Mo and Ta, may be used. After that, the scanning line 10 is formed by carrying out the laminating of the Ta and carrying out patterning using the sputtering method, similarly. Furthermore, the laminating of the about 300nm of the SiNx film is carried out using a plasma-CVD method, and gate dielectric film 12 is formed. In addition, you may make it raise insulation more by anodizing the scanning line 10.

[0016] Then, as shown in drawing 3, it continues on gate dielectric film 12, and the laminating of the semi-conductor layer 41 and the etching stopper layer 42 is carried out using a plasma-CVD method. The semi-conductor layer 41 is the SiNx as gate dielectric film 12 with same intrinsic-semiconductor amorphous silicon (below, a-Si is called) and etching stopper layer 42. In thickness, the semi-conductor layer 41 set 60nm and the etching stopper layer 42 to 200nm, respectively. The etching stopper layer 42 which is SiNx is made the predetermined configuration by patterning.

[0017] Next, as shown in drawing 2, SURUHORI 22 for connecting electrically a signal line 20 and the electric conduction film 21 to the gate dielectric film 12 by which the laminating was carried out is formed through a patterning process and an etching process on the electric conduction film 21. Then, as shown in drawing 3, when the laminating of the n⁺-amorphous silicon layer (a-Si⁺ is called hereafter) which added Lynn is carried out and it carries out patterning by the plasma-CVD method by the thickness of 80nm, the contact layers 43 and 44 are formed. Next, the signal line 20, the source electrode 31, and the drain electrode 32 were formed by forming and carrying out patterning of Ti by the sputtering method as a source conductor the whole surface on this glass substrate 2. The signal line 20 is electrically connected with the electric conduction film 21 through the through hole 22. As for the source electrode 31 or the drain electrode 32, ohmic contact is good by the contact layers 43 and 44 in the

semi-conductor layer 41. In addition, it may change to Ti and metal layers, such as aluminum, Cr, and Mo, may be used.

[0018] Next, the picture element electrode 40 is formed by carrying out the laminating of the ITO used as the picture element electrode 40 and an addition capacity electrode by the sputtering method, and carrying out patterning of this. At this time, ITO may be formed in the state of a laminating also on a signal line 20 like the conventional active-matrix substrate. And the laminating of the protective coat layer 45 and the orientation membrane layer 46 is carried out to the front face of a glass substrate 2, respectively. Thereby, the active-matrix substrate of this invention is formed.

[0019] In addition, although the electric conduction film 21 was formed with a different ingredient from the scanning line 10 in the above-mentioned example, you may make it form the electric conduction film 21 with the same ingredient as the scanning line 10 on a glass substrate 2, as shown in drawing 4 and drawing 5. In this case, like said example, since the electric conduction film 21 is formed in coincidence at the time of formation of the scanning line 10, in order to form the electric conduction film 21, the process for carrying out the laminating of the ingredient of the electric conduction film 21 becomes unnecessary like said example.

[0020] Furthermore, while forming the electric conduction film 21 with the same ingredient as the scanning line 10, you may form with the same ingredient as the picture element electrode 40 as a signal line 20. In this case, formation of a signal

line 20 also becomes easy.

[0021] moreover, the gate dielectric film 12 on each electric conduction film 21 located in the side of each picture element electrode 40 as shown in drawing 4 -- the thing of each electric conduction film 21 mostly etched covering an overall length -- each electric conduction film 21 -- a through hole 22 may be mostly formed covering an overall length, and the electric conduction film 21 and a signal line 20 may be connected through this through hole 22. [0022] Furthermore, as shown in drawing 5 and drawing 6, you may form so that it may have a bigger width-of-face dimension than the signal line 20 by which a laminating is carried out to the upper part in the electric conduction film 21 on a glass substrate 2.

[0023]

[Effect of the Invention] According to the active-matrix substrate of this invention, also when a signal line is disconnected in ** to which the electric conduction film by which the laminating was carried out to the signal line through the insulator layer is electrically connected through the through hole formed in the insulator layer by a certain cause, the signal of a signal line gets across to it through the electric conduction film also after the open-circuit section. Consequently, an open circuit of a signal line is saved. this electric conduction film -- low -- by adopting an ingredient [****], it becomes possible to lower the electric resistance of a signal line. Thereby, a high-definition active-matrix substrate can be obtained by high step stop. Moreover, the above-mentioned purpose is attained by forming this electric

conduction film in coincidence with the same ingredient as the scanning line, without increasing a membrane formation process.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The top view showing one example of this invention active-matrix substrate.

[Drawing 2] The view sectional view in the A-A line of drawing 1.

[Drawing 3] The view sectional view in the F-F line of drawing 1.

[Drawing 4] The top view showing the example 2 of this invention active-matrix substrate.

[Drawing 5] The top view showing the example 3 of this invention active-matrix substrate.

[Drawing 6] The view sectional view in D-D line of drawing 5.

[Drawing 7] The top view showing an example of the conventional active-matrix substrate.

[Drawing 8] The view sectional view in the E-E line of drawing 7.

[Description of Notations]

1 Active-Matrix Substrate

2 Glass Substrate

10 Scanning Line

11 Gate Electrode

12 Gate Dielectric Film

20 Signal Line

21 Electric Conduction Film

22 Through Hole

30 TFT

31 Source Electrode
32 Drain Electrode
40 Picture Element Electrode
41 Semi-conductor Layer
42 Etching Stopper Layer
43 44 Contact layer
45 Protective Coat Layer
46 Orientation Film

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-297404

(43) 公開日 平成5年(1993)11月12日

(51) Int.Cl.⁵

G 0 2 F 1/136

識別記号

5 0 0

片内整理番号

9018-2K

F I

技術表示箇所

審査請求 未請求 請求項の数 3 (全 6 頁)

(21) 出願番号 特願平4-98171

(22) 出願日 平成4年(1992)4月17日

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 川合 勝博

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 片山 幹雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 岡本 昌也

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 弁理士 山本 秀策


最終頁に続く

(54) 【発明の名称】 アクティブマトリクス基板

(57) 【要約】

【目的】 信号線の断線による欠陥の発生を防止する。

【構成】 信号線20の下方には、走査線10との交差部分を除いて、絶縁膜を介して導電膜21が積層されており、導電膜片21と信号線20とがスルーホール22によって電気的に接続されている。



1

【特許請求の範囲】

【請求項1】 絶縁性基板と、

該絶縁性基板上に格子状になるように相互に直交して設けられた複数の走査線及び複数の信号線と、

各走査線及び各信号線によって囲まれた領域内にそれぞれ配置された絵素電極と、

各絵素電極と、各絵素電極に近接する1本の走査線及び1本の信号線とに、それぞれ電気的に接続されたスイッチング素子と、

少なくとも一層の絶縁膜を介して、該走査線との交差部分を除いて該信号線の下方に積層されており、該絶縁膜に形成されたスルーホールを通して電気的に接続された導電膜と、

を具備するアクティブマトリクス基板。

【請求項2】 前記導電膜は、前記走査線と同様の材料によって形成されている請求項1に記載のアクティブマトリクス基板。

【請求項3】 前記信号線は、透明導電膜によって形成されている請求項1に記載のアクティブマトリクス基板。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は表示用の絵素電極をマトリクス状に配列して高密度表示を行う表示装置用のアクティブマトリクス基板の構造に関し、さらに詳しくは、表示用絵素電極にスイッチング素子を介して駆動信号を印加することにより表示を実行するアクティブマトリクス基板に関する。

【0002】

【従来の技術】液晶表示装置、EL表示装置、プラズマ表示装置に於いては、マトリクス状に配列された表示絵素を選択して光変調することにより、画面上に表示パターンを形成している。表示絵素を選択して光変調する場合の方式としては、各絵素が独立した絵素電極によってそれぞれ光変調されるように配列して、各絵素電極のそれぞれにスイッチング素子を接続したアクティブマトリクス駆動方式が、高コントラストの表示が可能であるために、液晶テレビジョン、ワードプロセッサやコンピュータの端末表示等に実用化されている。絵素電極を選択駆動するスイッチング素子としては、TFT (Thin Film Transistor) 素子、MIM (金属-絶縁膜-金属) 素子、MOSトランジスタ素子、ダイオード、バリスタ等が一般に用いられている。アクティブマトリクス基板における各絵素電極は、液晶、EL発光層あるいはプラズマ発光体等の表示媒体を挟んで対向電極が対向配置されており、各絵素電極に印加される電圧をスイッチングすることにより、その間に介在する表示媒体が光学的に変調されて、その光学的変調が表示パターンとして視認される。

【0003】図7は、従来のアクティブマトリクス基板

2

の一例を示す。また、図8は図7のE-E線に於ける矢視断面図を示す。図に示すように、この従来例のアクティブマトリクス基板50は、絶縁性基板であるガラス基板52上に、複数の走査線(ゲートバスライン)60と複数の信号線(ソースバスライン)70とがゲート絶縁膜62(図8参照)を介して格子状になるように相互に直交して設けられている。各走査線60及び各信号線70によって囲まれた矩形のそれぞれの領域内には、絵素電極90が配置されている。各領域内の隅部には、スイッチング素子としてのTFT80がそれぞれ設けられている。そして、TFT80は、該TFT80が配設された領域内の各絵素電極90と、各絵素電極90に近接する1本の走査線60及び1本の信号線70とにそれぞれ電気的に接続されている。走査線60からは、絵素電極90に向けて枝線61が分岐しており、この枝線61の先端部寄りの位置がスイッチング素子としてのTFT80におけるゲート電極とされる。

【0004】信号線70は、下層71と該下層71とは異なる材料であって絵素電極90と同様の導電膜によって形成された上層73との2層構造になっている。

【0005】このようなアクティブマトリクス基板50では、信号線70における下層71をパターンニングした後、絵素電極90を形成する導電体膜を走査線60、信号線70の下層71上にも残してパターンニングすることにより上層73が形成される。

【0006】信号線70における下層71は、アクティブマトリクス基板の製造過程において、何等かの原因によって断線するおそれがある。しかし、このように、信号線70を2層構造とすることによって、下層71が断線した場合にも、その上に導電体膜の上層73が形成されているために、信号線70としては電気的に分断するおそれがなく、信号線として機能し得る。信号線が一層構造の場合には、絵素電極に信号を供給する信号線が製造過程において何等かの原因によって断線した場合、その断線部分より先には、本来与えられるべき信号が入力されず、結果として表示装置上において線欠陥として認識される。このような線欠陥は、表示装置としての品位を著しく損ない、製品歩止まりの観点からみて大きな問題となる。しかし、上述のように、信号線70を2層構造とすることにより、信号線70の断線が防止される。

【0007】

【発明が解決しようとする課題】このようなアクティブマトリクス基板では、信号線70の上層73として、絵素電極90を構成する透明導電材料(ITOやSnO₂等)が使用されている。このような透明導電材料は、通常、極端に低抵抗ではないために、走査線60および信号線70の断線対策としては有用である。しかし、表示装置を大型化するために、絶縁性基板52が大型化すると、走査線60および信号線70も長くなるために、信号の遅延が問題になる。信号の遅延は、走査線60およ

び信号線70の抵抗と容量に依存するため、走査線60および信号線70の材料としては、より低抵抗なものが望まれる。

【0008】本発明は、上記従来技術の問題点を解決するものであり、その目的は、信号線の断線による欠陥を防止する効果を更に高めるとともに、走査線、信号線の抵抗を下げることににより、より高品位のアクティブマトリクス基板を提供することにある。

【0009】

【課題を解決するための手段】本発明のアクティブマトリクス基板は、絶縁性基板と、該絶縁性基板上に格子状になるように相互に直交して設けられた複数の走査線及び複数の信号線と、各走査線及び各信号線によって囲まれた領域内にそれぞれ配置された絵素電極と、各絵素電極と、各絵素電極に近接する1本の走査線及び1本の信号線とに、それぞれ電気的に接続されたスイッチング素子と、少なくとも一層の絶縁膜を介して、該走査線との交差部分を除いて該信号線の下方に積層されており、該絶縁膜に形成されたスルーホールを通して電気的に接続された導電膜と、を具備してなり、そのことにより上記目的は達成される。

【0010】好ましくは、前記導電膜は、前記走査線と同様の材料によって形成されている。

【0011】好ましくは、前記信号線は、透明導電膜によって形成されている。

【0012】

【作用】本発明のアクティブマトリクス基板では、信号線が何等かの原因で断線した場合にも、その信号線によって伝達される信号は、該信号線の下方に絶縁膜を介して積層された導電膜に、絶縁膜に形成されたスルーホールを通して、伝達されるために、信号線の断線による線欠陥が発生するおそれがない。導電膜として低抵抗な材料を選択することにより、信号線の抵抗を下げる事が可能になる。

【0013】

【実施例】以下、本発明の実施例について説明する。本発明アクティブマトリクス基板は図1に示すように、絶縁性基板であるガラス基板2上に、複数の走査線（ゲートバスライン）10及び複数の信号線（ソースバスライン）20が格子状になるように相互に直交して設けられている。各走査線10及び各信号線20によって囲まれた矩形のそれぞれの領域内には、絵素電極40が配置されている。各絵素電極40が配置された領域内の隅部には、走査線10から絵素電極40に向けて延出する枝線11が分岐されており、該枝線11の先端部寄りの部分が各TFT30のゲート電極になるように、各領域の隅部にスイッチング素子としてのTFT30が形成されている。そして、各TFT30は、該TFT30が形成された領域内の各絵素電極40、および各絵素電極40に近接する信号線20にもそれぞれ電気的に接続されて

いる。

【0014】信号線20の下には、図に示すように走査線10と交差する部分を除いて、導電膜21が、ゲート絶縁膜12を挟んで該信号線20と積層状態となるように設けられている。そして、該導電膜21は、絵素電極40が配置された矩形の領域におけるTFT30配設位置の近傍部と、その領域におけるTFT30が配設された隅部とは異なる信号線20に沿った隅部近傍部とにおいて、該導電膜21上のゲート絶縁膜12の一部がエッチングによって除去されて、2つのスルーホール22が形成されており、導電膜21上に積層される信号線20とは各スルーホール22を通して電気的に接続されている。このような構成のアクティブマトリクス基板では、信号線20の断線を救うことが可能になると共に、信号線20の全体の抵抗を下げる事が可能になる。

【0015】このような構成のアクティブマトリクス基板の製作手順について説明する。まず、絶縁性基板であるガラス基板2上に走査線10を形成する。ガラス基板2の表面には、ベースコート膜としてTa₂O₅等の絶縁膜を形成してもよい。次いで、ガラス基板2上に、比較的低抵抗な導電材料であるAlをスパッタリング法を用いて帯状に積層し、これをパターニングして導電膜21を形成した。導電膜21としては、Alに替えて、Mo、Ta等の低抵抗導電材料を使用してもよい。その後、Taを同様にスパッタリング法を用いて積層して、パターニングすることによって走査線10を形成する。さらに、プラズマCVD法を用いてSiNx膜を300nm程積層し、ゲート絶縁膜12を形成する。なお、走査線10を陽極酸化することによって、絶縁性をより高めるようにしてもよい。

【0016】続いて、図3に示すように、半導体層41、エッチングストッパー層42をゲート絶縁膜12上に連続して、プラズマCVD法を用いて積層する。半導体層41は真性半導体アモルファスシリコン（以下ではa-Siと称する）、エッチングストッパー層42はゲート絶縁膜12と同じSiNxである。膜厚はそれぞれ半導体層41は60nm、エッチングストッパー層42は200nmとした。SiNxであるエッチングストッパー層42は、パターニングによって所定形状とされている。

【0017】次に、図2に示すように、導電膜21上に積層されたゲート絶縁膜12に、信号線20と導電膜21とを電気的に接続するためのスルーホール22を、パターニング工程、およびエッチング工程を経て形成する。続いて、図3に示すように、リンを添加したn⁺型アモルファスシリコン層（以下、a-Si⁺と称する）を80nmの厚みでプラズマCVD法で積層して、パターニングすることにより、コンタクト層43および44を形成する。次に、このガラス基板2上の全面にソース導電体としてTiをスパッタリング法によって形成して、パターニングすることによって信号線20、ソース電極

３１、およびドレイン電極３２を形成した。信号線２０は、スルーホール２２を介して導電膜２１と電気的に接続されている。ソース電極３１またはドレイン電極３２は、半導体層４１とは、コンタクト層４３および４４によって、オーミックコンタクトが良好になっている。なお、Tiに替えて、Al、Cr、Mo等の金属層を使用してもよい。

【００１８】次に、絵素電極４０及び付加容量電極となるITOをスパッタリング法により積層し、これをパターンニングすることにより絵素電極４０を形成する。このとき、従来のアクティブマトリクス基板のように、信号線２０上にも、ITOを積層状態で形成してもよい。そして、ガラス基板２の前面に、保護膜層４５および配向膜層４６がそれぞれ積層される。これにより、本発明のアクティブマトリクス基板が形成される。

【００１９】なお、上記実施例では、導電膜２１を走査線１０と、異なる材料によって形成したが、図４および図５に示すように、ガラス基板２上に走査線１０と同様の材料によって導電膜２１を形成するようにしてもよい。この場合には、走査線１０の形成時に、同時に導電膜２１を形成されるために、前記実施例のように、前記実施例のように、導電膜２１を形成するために、導電膜２１の材料を積層するための工程が不要になる。

【００２０】さらに、導電膜２１を走査線１０と同様の材料によって形成するとともに、信号線２０として、絵素電極４０と同様の材料によって形成してもよい。この場合には、信号線２０の形成も容易になる。

【００２１】また、図４に示すように、各絵素電極４０の側方に位置する各導電膜２１上のゲート絶縁膜１２を、各導電膜２１のほぼ全長にわたってエッチングすることにより、各導電膜２１のほぼ全長にわたりスルーホール２２を形成して、該スルーホール２２を通して導電膜２１と信号線２０とを接続してもよい。

【００２２】さらに、図５および図６に示すように、ガラス基板２上の導電膜２１をその上方に積層される信号線２０よりも大きな幅寸法を有するように形成してもよい。

【００２３】

【発明の効果】本発明のアクティブマトリクス基板によれば、信号線に絶縁膜を介して積層された導電膜が、絶縁膜に形成されたスルーホールを介して電気的に接続さ

れているために、信号線が何等かの原因で断線した場合にも、信号線の信号が導電膜を通して断線部以降にも伝わる。その結果、信号線の断線が救われる。この導電膜に低抵抗な材料を採用することにより、信号線の電気抵抗を下げる 것이可能になる。これにより、高品位なアクティブマトリクス基板を高歩止まりで得ることができ。また、この導電膜を走査線と同じ材料で同時に形成することによって、成膜プロセスを増やすことなく上記の目的が達成される。

10 【図面の簡単な説明】

【図１】本発明アクティブマトリクス基板の一実施例を示す平面図。

【図２】図１のＡ－Ａ線に於ける矢視断面図。

【図３】図１のＦ－Ｆ線に於ける矢視断面図。

【図４】本発明アクティブマトリクス基板の実施例２を示す平面図。

【図５】本発明アクティブマトリクス基板の実施例３を示す平面図。

【図６】図５のＤ－Ｄ線に於ける矢視断面図。

20 【図７】従来のアクティブマトリクス基板の一例を示す平面図。

【図８】図７のＥ－Ｅ線に於ける矢視断面図。

【符号の説明】

1 アクティブマトリクス基板

2 ガラス基板

10 走査線

11 ゲート電極

12 ゲート絶縁膜

20 信号線

30 21 導電膜

22 スルーホール

30 TFT

31 ソース電極

32 ドレイン電極

40 絵素電極

41 半導体層


42 エッチングストップ層

43、44 コンタクト層


45 保護膜層

40 46 配向膜


【図1】




【図2】




【図3】



【図4】




【図6】




(6)

特開平5-297404


【図5】



【図8】



【図7】



フロントページの続き

(72)発明者 伴 厚志
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内

(72)発明者 中沢 清
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内

(72)発明者 梶谷 優
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内